灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

模拟技术 时间:2024-07-10来源:EEPW

一站式定制芯片及IP供应商——灿芯半导体(上海)股份有限公司近日宣布成功研发出一款通用高性能小数分频锁相环(fractional-N PLL) IP,支持24bits高精度小数分频,最高输出频率4.5Ghz,另外还支持扩频时钟(SSC)功能,可以为客户提供多功能的小数分频 PLL解决方案。

PLL电路一般用于产生输出频率,输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值,实现更精确的输出频率控制,从而提供更高精度和准确度的输出频率。

SSC发生器是在一定频率范围内调制时钟信号频率的电路,将时钟信号的能量扩展到更大的频率范围上。这种调制技术可以减少电磁干扰(EMI),提高信号的完整性。随着集成电路工艺节点的不断减小,市场对这类支持SSC功能的小数分频PLL IP需求也在不断增加,这种设计具有减少电磁干扰、提高时钟稳定性和降低功耗的优点。

“基于十多年IP设计开发的成功经验,灿芯半导体成功研发出通用高性能小数分频PLL IP。该PLL IP支持较宽的输入输出频率范围,具有优异的抖动性能,可以应用于任何时钟应用场景,特别是混合噪声信号的SoC环境。这款高性能小数分频 PLL IP已经成功在28nm工艺上流片,并且成功完成测试芯片验证,目前这款高性能小数分频PLL IP已经被多家客户使用。

关键词: 灿芯半导体 小数分频 锁相环 IP

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版