电子产品世界

      MIPS 科技与 Virage Logic宣布联合推出一个新系列的第一个内核优化 IP 套件（Core-Optimized IP Kit）。该套件由专门优化 MIPS 处理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™ 和ASAP Logic™ IP 组成。预期Silicon Aware IP™ 领域的先驱及半导体IP平台提供商Virage Logic公司 （纳斯达克交易代码：VIRL）近日宣布联合推出由 Virage Logic 的面积，速度和功率（ASAP）Memory 存储器及专用来最大化 MIPS 处理器性能的 ASAP Logic™半导体 IP 组成的新硬核优化 IP 套件的第一批。该此战略性的联盟将有助于令 MIPS-Based™ 的系统芯片 （SoCs ）的设计者实现显著的享受额外提升，同时享用更多的设计灵活性的同时深刻体会到显著增强的性能。 
　　第一批个硬内核优化 IP 套件的目标是采用 TSMC 130 nm G 工艺生产的 MIPS32® 24K® 和 24KE™ 系列生产 TSMC 130 毫微米 （nm） G 处理器内的硬核 24KE™ 系列。当采用内核优化 IP 套件时，24K 和 24KE 处理器内核系列的时钟频率将超过 440 MHz。该套件包括 和有高速系列产品的 Virage Logic 的 ASAP 存储器及高速（HS）系列产品的系列和ASAP 逻辑 HS 单元库产品的硬核优化 IP 套件一起使用，24K 和 24KE 处理器硬核系列的频率就会超过 440  赫兹。

关键词： IP MIPS Virage