基于SAR-ADC的高精度电流检测电路
作者 邹志革 唐嘉杰 段华丽(华中科技大学 光学与电子信息学院，湖北 武汉 430074)
摘要：本文设计了电流检测电路，用于检测芯片的工作电流，比如物联网芯片、消费电子这些电路待机时电流可以低到几十微安，我们将检测精度设置为10 μA。
关键词：电流检测电路;逐次逼近型;模数转换器;精度;
*获得第二届(2018)全国大学生创新创业大赛“紫光展锐杯”特等奖。
我们采用8位的电荷重分配SAR-ADC进行电流检测。在设计过程中主要从三个指标切入：面积、精度、功耗。其中面积是最重要的因素，为减小面积，我们尽量减小电路规模，采用合理的版图布局，面积为0.0388 mm2;电流检测范围为1 mA~100 mA，检测精度总体达到1%,工作电压为1 V 时，整体功耗为19.3254 mW;由于主要的检测对象是低频甚至直流电流，对于检测速度的要求不高，我们的电流检测频率是22.7 kHz。电流检测电路主要分为以下模块：带隙、分压模块、电容阵列、电压比较器、SAR控制逻辑、开关逻辑、输出寄存器等，采用预检测、精确检测两过程，实现电流的精确测定。
1 电路概述
电路总体框架如图1，主体为8位电荷重分配SAR-ADC结构。检测过程分为预检测和精确检测。预检测时由带隙及分压模块产生Vref0以及Vcm，经过等比电容阵列到达比较器，比较器的输出经过SAR逐次比较型控制逻辑反馈给电容阵列，控制开关的接入。逐位比较之后将每位数据存入寄存器，输出最终量化码。精确比较则是通过控制逻辑高三位数字量输出反馈，经过分压模块选取正确的检测档位，从而得到合适Vref及Vcm，再进行精确检测并输出结果。
1.1 基本模块概述
本节主要对我们所实现的SAR-ADC基本模块的功能及其优缺点进行了简单的描述，包括带隙基准模块、采样电路、电容阵列和比较器。
1.1.1 带隙基准模块
传统带隙含有运放，使电路结构设计复杂，且含有电阻，存在精度及面积问题，功耗也较大。我们所采用的无电阻无运放的带隙结构，电路结构简单，工艺兼容性好，且功耗较低，温度系数为85 ppm。
1.1.2 采样电路
传统的采样为开关电容或是传输门控制。我们所采用的是栅压自举开关，有效的提高了开关线性度，减小了采样信号的失真，但这也会使电路复杂度提高。同时，需要关注的是由于尺寸设计问题而导致在线性度及寄生电容之间的折衷。
1.1.3电容阵列
依次由大小分别27、26、25、24、23、22、21、20、20倍cmin电容构成。电容中最后一个电容为dmmmy电容，只参与采样过程，转换过程中始终接地。转换过程分为传统的三阶段：采样阶段、保持阶段、电荷再分配阶段。
1.1.4比较器
比较器电路由前置运放和latch锁存器组成。
运放采用简单的差分共源级输入结构，为了减小噪声采用P管输入。我们采用负反馈电阻负载，采用电流抵消技术，可以提高运放的增益，通过调节负载管的尺寸可以得到很大的增益，且还有一个好处是负载管自偏置不需要额外的偏置电路提供偏置。
latch锁存器由两个背靠背的反相器正反馈实现两个信号的比较。
1.1.5 输出阵列
输出阵列由8个寄存器组成，下一次采样开始时即将上一次检测结果输出。作用是将原本的逐位输出转化为同步输出，且能持续11个时钟周期，方便读数，提高精度，也能提供控制分压模块的选择信号。
1.2 特色模块
本节包括分压模块、SAR控制逻辑、开关逻辑三部分，这也是我们电路的主要创新点，突破了以往ADC的思路。
1.2.1 分压模块
以往ADC参考电压固定，分辨率在整个测量范围内为定值，而我们通过分压模块改变ADC参考电压Vref来达到不同检测范围下的1% 精度，其它电路无须修改，同时减小了电路面积(8位)，无需为实现10 mA的精度而使用更高位数ADC。
预检测时，采用带隙产生的电压即最大电压直接作为ADC的基准电压，便可以得到一组输出。然后用该组输出的高三位的八种不同情况来作为分压模块的反馈控制，来选取准确的档位和适当的基准电压Vref，进入精确检测，可得到精确的检测结果。用预检测进行反馈控制，这样做使我们牺牲了一部分的速度来实现更好的精度。
表1为分压选档的情况。
1.2.2 SAR控制逻辑
SAR控制逻辑实则为ADC的一个难点，我们通过使用包含异步清零和置一的D触发器组成的电路来实现控制逻辑，原理易于理解，电路简单，易于实现。
表2为控制逻辑的有限状态转移图。
当有Reset信号时，所有触发器复位输出0;无Reset信号，且时钟上升沿到来时，从最高位开始将该位输出先置位1，比较后的出实际D值，确定该位，从左到右一次进行，当九个时钟周期后，确定了输出的数字量，此时下一个时钟沿来时，数字量同时输出。
1.2.3 开关逻辑
开关逻辑，采用选择器构成，开关逻辑主要控制电容的负极板，根据reset和SAR逻辑输出的数字量来控制开关在不同阶段接入哪一个信号。
具体控制原理如图3。
2 总体仿真
2.1 输出波形仿真
仿真电路图如下，完整的检测过程如下，首先将待检测的电流转换为电压Vin，采样后以Vref0(带隙产生的电压)对Vin进行逐次量化，量化过程已在设计报告中详细描述，得到输出结果后利用输出的高三位(即OUT7-OUT5)对分压模块进行控制，选择适当的Vref(Vref0分压得到)，对Vin进行再一次采样量化，旨在选取适当的量程，提高精度。
其中，电源电压Vdd=1 V，假设待检测电流转化所得的电压Vin=0.7 V，设此时的Vref0 =1 V，可知准确的基准Vref=0.75 V，Vcm定义为Vref的一半。分两个阶段，预检测时ADC输出数字量前三位101可确定正确档位为Vref = 0.75 V，精确检测时ADC输出数字量为239，即11101110。CLK信号用脉冲源产生，其周期为2 ms，占空比50%，即频率为500 kHz，由于ADC完成一次完整转换需要22个时钟周期，因此ADC的工作频率为22.7 kHz，reset信号代表采样，其周期为22ms，高电平持续时间为2 ms。
说明：根据比较器的带宽可知，实际的检测速度还可以更快，但由于本作品的检测对象是频率较低的电流，因此适当降低了速度，以求更高稳定性。
我们进行了50 ms时域仿真，所得输出波形如图4。
图中预检测输出10110001，即177，与理论值179有一定偏差，但能选定0.75档位，精确检测时，输出结果是11101110，即238，理论值是239，据此测算得到的电压为238/256×0.75 = 0.697 ，与实际值0.7的误差为0.4%，因此电流检测误差符合要求。
2.2 整体功耗仿真
总体功耗为19.3254 mW(不包括带隙、时钟等外部模块)，工作电压为1 V，因此工作电流时19.3254mA。
3 版图
SAR-ADC的总体版图面积为0.0388 mm2。
4 总体性能
主要技术指标见表5。
5 结论与展望
5.1 电容阵列
考虑基于电容拆分技术的Vcm-based电容开关时序，与我们目前所设计的单端电容开关时序相比，不仅在抑制噪声方面有显著提升，该电容DAC也将面积减少了50%。
5.2 SAR控制逻辑
SAR-ADC在SAR逻辑的控制下实现逐次逼近的过程。为了进一步降低数字电路的功耗，可以采用基于动态逻辑的SAR控制技术，可以很大程度上减少数字电路的复杂程度，同时由于使用的晶体管数目较少，功耗大大降低而且速度也有较大的提高。
5.3 电容失配
我们考虑设计采用全定制的三明治结构单位电容，它主要是利用金属层之间的寄生电容来实现所需的电容值，且通过合理的版图布局能实现良好的匹配。
5.4 精度
我们目前的电路存在1 mA时只能达到4%的精度。且完成一次检测，大部分的情况需要22个时钟周期。我们考虑完成一位的检测就进行参考电压的调整，不仅可以缩短检测周期，还可以达到每个电流的精度要求。
参考文献
[1]王岑. 带模拟后台校正的14位低功耗SAR ADC设计[D].电子科技大学,2017.
[2]张琳. 低功耗高精度逐次逼近型模数转换器设计[D].河北科技大学,2018.
[3]刘满雀,姚若河.一种高精度电流检测电路的设计[J].中国集成电路,2009,18(03):53-57.
[4]D. Stack, A. Kelly and T. Conway, "A high accuracy and high bandwidth current sense circuit for digitally controlled DC-DC buck converters," 2016 IEEE Applied Power Electronics Conference and Exposition (APEC), Long Beach, CA, 2016, pp. 1670-1674.
[5]朱樟明，杨银堂. 低功耗CMOS逐次逼近型模数转换器[M]. 北京：科学出版社, 2015.07.
[6]李燕霞,龚敏,高博.基于0.18μm的无电阻无运放低功耗带隙基准源设计[J].电子与封装, 2015,15(01):24-27.
[7]杨扬,王军,邓茗诚.一种高线性度CMOS栅压自举采样开关[J].通信技术,2012,45(11):99-101.
作者简介：
唐嘉杰(1996—)，男;段华丽(1997—)，女。二人均为本科生，2015级，专业是集成电路设计与集成系统(卓越班)。
本文来源于科技期刊《电子产品世界》2019年第2期第84页，欢迎您写论文时引用，并注明出处
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
