一种高速低功耗LVDS接收器电路的设计
差分转单端比较器原理如图5所示，该比较器由伪差分输入对和电流镜像负载构成，同时增加了反相器驱动。逻辑控制和输出驱动电路原理如图6所示，当输出控制逻辑EN为高电平时，输出驱动管均关断，输出节点为高阻输出模式；当输出控制逻辑EN为低电平时，输出信号随输入信号的改变而变化。
3 接收器电路版图设计及仿真
接收器电路采用65 nm CMOS 1P9M Logic工艺进行版图设计，如图7所示，版图大小190μm×60μm，从右到左依次为去耦合电容、ESD二极管、接收器电路等。接收器电路版图主要考虑输入差分对管的匹配、差分信号线的对称走线以及屏蔽等。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码