基于FPGA的循环冗余校验实验系统的实现
解码部分的设计与编码部分类似，不过更加简单，只需要将接收的CRC码直接与发端相同的生成多项式相除，除尽表示没有出现传输差错，直接去掉校验位，就可以得到信息码了。关键的部分代码如下：
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
解码部分的设计与编码部分类似，不过更加简单，只需要将接收的CRC码直接与发端相同的生成多项式相除，除尽表示没有出现传输差错，直接去掉校验位，就可以得到信息码了。关键的部分代码如下：
