光栅四倍频细分电路模块的分析与设计
4 四倍频细分电路模块的仿真
根据图2所示的状态转换图，利用硬件描述语言Verilog HDL描述该电路功能，编程思想为将A，B某一时刻的信号值的状态合并为状态的判断标志state，并放入寄存器prestate．当A，B任一状态发生变化时，state值即发生改变，将此时的state值与上一时刻的prestate进行比较，则能根据A，B两个脉冲的状态相对变化确定计数值db的加减，得出计数器输出值的加减标志．
仿真结果如图6所示．当信号A上跳沿超前于B时，计数值db进行正向计数；当A上跳沿滞后于B时，计数值db进行反向计数．即db将细分、辨向、计数集于一身，较好地实现了光栅细分功能．
比较图3和图5可以看出，用FPGA设计信号处理模块，设计过程和电路结构更加简洁.另外,在应用中需注意FPGA时钟周期应小于光栅信号脉冲的1／4.
5 结论
①新型设计方法结构简单，集成度高，比传统设计方法所用器件数大大减少．
②集成化设计使系统功耗降低，抗干扰性增强．
③用Verilog HDL设计电路，改变电路结构只需修改程序即可，且系统维护和升级的便捷性提高．
1
2
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码