基于FPGA快速A 律压缩编码的设计与实现
4.1状态机（state）
为了使comp模块间有序进行工作，确保之间数据正确稳定的传输，特引入状态机对各模块进行数据读、写控制。
4.2比较单元（compare）
图3 comp单元流程图（段内码单元）
图4 comp单元流程图（段落码单元）
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
4.1状态机（state）
为了使comp模块间有序进行工作，确保之间数据正确稳定的传输，特引入状态机对各模块进行数据读、写控制。
4.2比较单元（compare）
图3 comp单元流程图（段内码单元）
图4 comp单元流程图（段落码单元）
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
