华为依托τ缩放法则，定下 2031 年等效 1.4 纳米芯片目标
华为公布高端芯片发展目标：计划在 2031 年实现等效 14 埃（1.4 纳米）制程的晶体管密度，核心依托其自研的τ缩放法则设计理念。华为此次提出 1.4 纳米相关目标，并非意味着国内已攻克顶尖光刻技术，而是试图将芯片性能提升的核心方向，从传统的栅极尺寸缩减，转向时序优化、互联布线与系统级能效升级。
华为表示，何庭波在上海举办的2026 年 IEEE 国际电路与系统研讨会上正式介绍了这套技术方案。配套的逻辑折叠架构，能够缩短关键路径布线，降低信号传输过程中的电阻与电容负载。
华为 1.4 纳米目标：聚焦等效晶体管密度
这一概念的区分至关重要。如今的制程节点名称，早已不再单纯指代晶体管的实际物理尺寸，华为此次采用的正是等效制程的表述。按照规划，依托 τ 缩放法则设计的高端芯片，有望在 2031 年达到 14 埃制程对应的晶体管密度水平。
华为同时透露，过去六年里，该技术方案已落地应用，累计完成381 款芯片的设计与量产，覆盖智能手机、人工智能计算等多个领域。定于 2026 年秋季推出的麒麟芯片，将率先搭载逻辑折叠架构。从长远来看，通过在器件、电路、芯片乃至系统全层级降低信号延迟，即便在现有制造条件受限的情况下，也能充分挖掘芯片性能潜力。
华为 1.4 纳米路线图的现实边界
横向对比来看，这一目标颇具挑战性。台积电将 A14 工艺定为下一代顶尖逻辑制程，并计划于 2028 年实现量产。华为的目标节点晚三年落地，且定义为等效晶体管密度，并非晶圆厂传统意义上的标准制程。
外界无法回避地缘管制带来的影响。相关限制使得国内难以获取最先进的光刻设备及芯片制造技术，也倒逼国内企业另寻出路，从芯片设计、先进封装以及基于深紫外光刻（DUV）的复杂多重曝光工艺等方向突破。此前已有报道提及，华为曾采用四重曝光技术研发 5 纳米芯片，这一技术路线早已明确。
因此，τ 缩放法则本质上是应对技术封锁的战略性替代方案，并非在传统制程赛道上实现跨越式反超。缩短互联线路、降低延迟、优化数据传输效率，对于人工智能加速器、大型计算系统而言价值显著。但这套 1.4 纳米路线图能否真正转化为具备市场竞争力的产品，还取决于功耗、散热、良率、设计工具配套以及软件生态等多重因素，目前该技术仍停留在学术会议公布成果的阶段。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
