电子产品世界

各类AI芯片存在共性设计问题，云端、边缘、车载、工业机器人芯片的性能，不仅取决于计算核心算力，还和数据传输效率密切相关。数据传输出现延迟时，计算核心会处于闲置状态，造成吞吐降低、延迟增加、功耗浪费。

片上网络（NoC）是一种可扩展的共享通信架构，能够管控带宽与延迟。同时具备拥塞管理、流量优先级划分、工作负载隔离功能，可在功耗、面积、时序限制内，保障芯片稳定运行。

各类AI平台均存在数据传输瓶颈

云端和边缘硬件应用场景不同，但均存在数据传输瓶颈。云端数据中心侧重高吞吐，训练集群带宽可达TB/s级别，GPU与AI加速器需要持续处理海量数据。数据中心GPU中，超过80%的动态能耗，用于DRAM数据读写，并非芯片运算。

边缘设备侧重低延迟与低功耗，自动驾驶、机器人、智能摄像头，要求微秒级延迟与稳定运行能力。边缘AI芯片推理时，最高90%的时间用于等待内存数据读写，数据传输制约硬件运行效率。

NoC架构改善芯片内部通信问题

NoC是SoC以及多芯片架构的核心传输模块，NoC优化不足会限制计算核心发挥性能。AI芯片内部IP模块多采用并行接口，芯片迭代升级后，容易出现布线拥堵、时序收敛困难、功耗偏高等问题。

NoC将数据打包传输，简化布线结构。例如一组280根信号线的AXI接口，打包处理后可缩减至150根。减少走线能够缓解布线拥堵、优化时序、缩小芯片面积、降低动态功耗。

NoC数据包传输优势对比示意图

NoC可隔离各类IP模块，无需在CPU、GPU、NPU等硬件之间布置大量信号线。既简化单芯片集成流程，也适配多芯粒设计架构。

从单片芯片向多芯粒系统演进

芯片行业逐步采用芯粒架构，不同功能芯片可单独优化功耗与性能。该结构能够提升芯片良率、控制成本，还可按需增减芯粒，灵活扩展算力。

单颗芯片内部，一致性NoC可兼容AMBA CHI、ACE等通用协议，非一致性架构负责连接外设与专用计算模块。芯片之间依靠UCIe协议实现高速互联。在先进封装系统中，一致性与非一致性NoC可跨芯粒协同工作，将多颗专用芯片整合为一套完整计算系统。

互联架构对系统运行至关重要，云端与边缘AI系统，需要平衡带宽、延迟、功耗三项指标。充足带宽保障硬件正常运行，低延迟适配实时推理，合理功耗控制散热成本。模块化平铺架构可复制算力单元，无需重新设计互联结构，便捷扩展算力。

物理感知优化完善NoC设计流程

AI芯片的NoC设计不能只规划逻辑拓扑，需要在设计初期纳入物理布局、走线距离、时序约束等物理条件。现代化NoC设计流程包含架构建模仿真、虚拟布局约束植入、流水线自动插入、物理综合约束闭环导出。

该方式缩小架构规划与物理布局的差距。量产数据表明，物理感知自动化设计，可将总线总长减少26%，最大延迟降低一半，开发效率大幅提升。原本数周的手动调试工作，可缩短至一天内完成。

缓存层级搭配优化数据局部性

互联优化需要搭配合理的缓存架构。L1、L2、L3多级缓存，可将常用数据存储在计算核心附近，降低内存访问延迟。缓存结构不完善时，CPU利用率会降至个位数。

部分AI芯片搭载非一致性末级缓存，无需复杂同步协议，适配信号处理、多媒体等工作场景，简化设计同时提升吞吐。缓存优化可优化数据排布，减少外存依赖，稳定互联数据流量。

AI芯片行业现状与解决方案

目前高端SoC研发成本超7亿美元，芯片改版流片存在较高资金风险。传统手动集成、脚本调试的方式，会增加研发隐患。自动化集成流程，可提前验证IP、统一开发规范、压缩开发周期、减少设计漏洞。

Arteris推出FlexNoC与Ncore互联IP，适配复杂AI硬件，提供一致性与非一致性互联架构，兼容异构计算集群和多芯粒设计，缓解通信卡顿问题。可扩展互联架构搭配标准化流程，提升芯片设计稳定性。在高复杂度、高成本的行业背景下，物理感知设计与自动化优化，已是AI芯片研发的常用手段。

关键词： 芯片 数据搬运 片上网络