电子产品世界

一种实验室常用的测试装置或使二维晶体管的性能测试结果虚高多达 5 倍，这也引发了人们对未来芯片性能基准测试方式的质疑。

近二十年来，科学家们一直试图突破硅材料的局限 —— 如今每一颗现代计算机芯片，核心动力都来自硅。他们将希望寄托于超薄的二维半导体材料：这类仅由一两个原子构成厚度的材料，有望打造出体积更小、运算更快、能耗更低的晶体管。

如今，杜克大学工程师的一项新研究表明，我们或许一直都在透过 “失真的镜片” 看待这类材料。该研究的作者发现，实验室中一种被广泛使用的测试方法，会大幅夸大二维晶体管的实际性能。

在部分测试案例中，二维晶体管展现出的性能，较实际应用场景下的真实表现高出了近 6 倍。这一巨大差距，足以改变研究人员对二维电子器件未来发展的评估方式。

该研究也揭示了一个关键问题：实验室中多数二维晶体管的测试方式，与实际商用芯片的制造工艺并不匹配。

背栅晶体管的问题症结

晶体管是一种用于控制电流的微型器件，可实现电流的通断，也能调节电流的大小。单颗硅芯片中可集成数十亿个晶体管，这些微型器件构成了所有数字技术的基础。

为研究娇贵的二维材料，研究人员常采用一种简易的背栅晶体管设计方案。在该测试结构中，所有器件均集成在单一硅基底上，由超薄半导体材料（二硫化钼是最常用的材料）形成导电沟道，实现两个金属电极之间的电流传输，而下方的硅基底则充当栅极，控制电流的通断。

这种结构之所以被广泛应用，是因为其制备难度低，且能支持快速的实验验证。但该结构会产生一种名为 “接触栅控” 的隐藏效应。在商用晶体管中，栅极的设计初衷本是仅对导电沟道 —— 也就是电流流动的狭窄通路 —— 进行控制。

但在背栅设计中，栅极产生的电场还会对金属电极下方的半导体材料产生影响，这会降低电极接触处的电阻，让电流更易流入器件内部。

电阻降低会让晶体管在测试中表现出更快的运算速度和更强的性能，但这种性能提升并非单纯来自材料本身，而是由测试结构本身带来的。也正因如此，背栅结构无法应用于实际的芯片制造技术中，这类结构存在开关速度慢、漏电的问题。

该研究的作者之一、杜克大学电气与计算机工程学教授艾伦・富兰克林表示：“性能提升听起来是件好事，但这种结构虽非常适合实验室的基础测试，却存在无法突破的物理局限，根本无法应用到实际的器件制造技术中。”

为二维晶体管开展公允测试

为测算这种效应带来的实际影响，研究人员研制出了一种对称双栅晶体管。该器件在同一条二维半导体导电沟道的上下方均设置了栅极，更重要的是，其整体物理结构保持完全一致。

研究人员仅通过切换顶栅和背栅的激活状态开展测试：一种测试配置会产生接触栅控效应，另一种则不会，这也让研究人员能对两种状态进行直接的一对一对比。

测试结果令人意外：在尺寸较大的器件中，接触栅控效应会让测试得出的性能数值大致翻倍；而当器件尺寸缩小至未来芯片技术所需的规格时，这种效应的影响会变得更为显著。

研究人员指出：“在器件尺寸微缩至目标规格（沟道长度 50 纳米、电极接触长度 30 纳米）时，接触栅控的影响会进一步放大：受该效应影响，晶体管的开态性能测试值会提升约 5 倍，传输长度则会缩短约 70%。”

他们还补充道：“这些研究结果证实，在二维场效应晶体管的研发领域，接触栅控是影响器件性能的关键因素，而这一因素此前一直被研究人员低估。”

随着晶体管的尺寸不断微缩，金属电极接触处的特性开始主导器件的整体性能表现，因此任何能改变接触电阻的机制，其影响都会变得愈发显著，这也解释了为何器件尺寸越小，性能测试结果的虚高效应就越明显。

重新审视二维电子器件的发展预期

这项研究并非质疑二维半导体材料的发展潜力，而是指出这类材料的测试方式，需要与实际的芯片设计工艺相匹配。

展望未来，杜克大学的研究团队计划将电极接触长度进一步微缩至 15 纳米，并探索可替代的接触金属材料，以期在适配实际芯片架构的前提下降低接触电阻。

该团队的更大目标，是为将二维材料集成至下一代处理器中，建立更清晰的设计准则。

该研究成果已发表在《美国化学会・纳米》期刊上。

关键词： 二维晶体管 二维半导体 性能