电子产品世界

简介：硬件辅助验证的历史根源

半导体创新的不懈步伐继续遵循一个不可阻挡的趋势：给定硅面积内晶体管密度呈指数级增长。丰富的可用半导体织物激发了设计团队的创造力，实现了指数级先进的片上系统 （SoC）。然而，赋予新可能性的规模也给设计验证带来了严峻的挑战。

随着芯片变得越来越大、越来越复杂，验证它们所需的测试环境在范围和复杂性上都成比例地扩大。这些测试工作负载需要更长的执行时间才能实现有意义的覆盖范围。不断膨胀的设计规模和更重的测试工作负载相结合，将传统的硬件描述语言 （HDL） 仿真环境推向了极限。在许多情况下，仿真器被迫在主机内存中交换设计，从而造成瓶颈，从而大大减慢执行速度并降低验证吞吐量。

早在 1980 年代初期，一些先锋初创公司就寻求模拟引擎之外的替代方案。Zycad 是最早尝试使用基于硬件的专用验证引擎的公司之一。虽然具有创新性，但这些早期工具的灵活性有限且使用寿命短。此后不久，随着围绕现场可编程门阵列 （FPGA） 构建的可重构平台的兴起，这一突破出现了。到 1980 年代中期，两家开创性公司 Ikos Systems 和 Quickturn Design Systems 开始开发第一代硬件辅助验证 （HAV） 工具，包括硬件仿真器和基于 FPGA 的原型。尽管最初仿真平台体积庞大、笨重、不可靠且购买和运行成本高昂，但与单独仿真相比，它们通过实现数量级的加速，为设计验证引入了一种新的范式。

早期部署模式：在线仿真

在设计验证过程中早期采用硬件加速标志着半导体设计测试和验证方式的关键转变。HAV 的初始部署模式是在线仿真 （ICE）。这种方法提供了两个关键突破。

首先，基于硬件的验证引擎能够以比传统 HDL 仿真环境快几个数量级的速度执行被测设计 （DUT）。HDL 仿真器通常以数十或数百赫兹的频率运行，并且仍然以数十或数百赫兹的频率运行，而硬件辅助平台可以以兆赫兹级的速度运行，从而能够在实际时间范围内验证更大、更复杂的设计。

其次，ICE 使得使用真实世界的流量驱动 DUT 成为可能，而不是仅仅依赖人工刺激，例如基于软件的测试台或手动制作的测试向量。通过将仿真器直接连接到实际目标系统的插槽中，它可以验证设计在实际作条件下的行为。这不仅提高了功能验证的彻底性（可以在同一时间范围内执行更多的测试），而且由于真实世界测试平台的保真度，其准确性也提高了虚拟测试平台无法实现。彻底性和准确性有助于降低流片错误设计的风险，并避免对财务底线产生巨大影响。

时钟领域的魔鬼：极品飞车适配器

从一开始，ICE 部署中的一个基本挑战就变得显而易见：目标系统与托管在 HAV 平台上的 DUT 之间固有的时钟速度不匹配。目标系统（例如处理器板、I/O 外设或定制开发环境）以全生产速度运行，通常范围从数百兆赫兹到几千兆赫兹。相比之下，仿真 DUT 的运行频率要低得多，通常只有几兆赫兹，受到硬件仿真平台固有限制的限制。

这种巨大的时序差异通常跨越三个或更多数量级，使得周期精确的交互变得不可能，从而导致潜在的数据丢失、同步问题和非功能行为。为了解决这个问题，引入了速度适配器作为中间层。这些硬件组件在概念上使用FIFO缓冲区实现，在仿真器的I/O和目标系统之间插入，以将现实世界的异步、高速特性与DUT的确定性、较慢的执行性解耦。

速度适配器的早期实施（1985-1995）

ICE 承诺凭借高性能和准确的测试工作负载显着提高验证效率，但是，对速度适配器的需求在灵活性、可扩展性、可重用性、单用户、调试效率、远程访问和可靠性方面带来了挑战。

缺乏灵活性

速度适配器是特定于协议的硬件实现，每个实现都旨在支持特定的接口标准，例如 PCIe、USB 或以太网。这使得它们不灵活且非通用。为不同的协议实施新适配器通常需要自定义工程工作、固件开发和精确的同步逻辑。即使协议版本或信号时序的微小变化也可能导致不兼容。结果，设置过程变得复杂、容易出错且耗时。

有限的可重用性

每个速度适配器本质上都是一次性解决方案，针对特定接口和使用场景量身定制。跨项目重复使用适配器，即使是那些具有类似硬件的项目，由于细微的架构或时序差异，通常被证明是不切实际的。此外，由于这些适配器是固定功能硬件，因此它们不允许进行极端情况测试、协议调整或探索性“假设”分析。这种僵化阻碍了它们在迭代或探索性验证工作流程中的实用性。

令人沮丧且容易出错的设计调试

ICE 模式最严重的缺点之一是 DUT 调试的困难。当目标系统驱动被测设计时，被验证设计 （DUV） 的行为变得不确定。错误可能会在一次运行中出现并在下一次运行中消失，这使得根本原因分析变得极其困难。这种可重复性的缺乏源于真实系统和较慢的仿真器之间交互的异步、事件驱动的性质。如果没有对输入和时间的确定性控制，捕获和跟踪故障就成为一个令人沮丧且漫长的过程。

繁琐的远程访问

在日益分散的工程环境中，远程可访问性成为一项关键要求。然而，ICE 模式有一个基本限制：它需要物理访问才能将目标系统插入或拔出仿真器。如果没有现场人员，远程团队实际上无法启动或修改测试会话，从而给全球分布的开发团队造成瓶颈，并破坏持续集成工作流程。

可靠性风险和维护开销

与任何硬件一样，速度适配器具有有限的平均故障间隔时间 （MTBF）。故障适配器可能会引入间歇性或误导性行为，导致验证工程师在速度适配器硬件中出现问题时追踪 DUT 中的幻影错误。这可能会显着延迟调试周期并削弱对验证平台的信心。作为预防措施，需要定期维护和验证适配器，这增加了作开销并使测试设置进一步复杂化。

虚拟接管：从 ICE 到虚拟验证的转变（1995-2015）

在短短几年内，第一波速度适配器的局限性变得显而易见。其设计的刚性和简单性限制了管理两个时域之间数据流量的部署范围。无法处理流控制、数据包完整性和完整系统同步造成了严重的瓶颈，无法随着 SoC 日益复杂的增长而扩展。因此，EDA 行业将重点转向更可持续的方法：虚拟化。

ICE 逐渐失去了吸引力，不再是系统验证的默认方法。它被推到了验证的最后阶段，主要用于在流片前对真实世界流量进行完整的系统测试。

与此同时，一种有前途的方法以基于事务的仿真的形式出现，通常称为虚拟 ICE 或事务级建模 （TLM）。该方法不是通过物理速度适配器驱动具有物理目标系统的 DUT，而是使用基于软件的虚拟接口（如物理速度适配器的数字孪生）通过高级事务来驱动和监控 DUV。

从位信号精确的物理仿真到协议精确的虚拟仿真的转变标志着 HAV 平台发展的关键转折点。它启用了一类新的验证使用模式，这些模式更灵活，应用范围更广，并且更好地与现代 SoC 设计方法保持一致。

这种转变的优势是众多且具有变革性的：

• 更高的性能：通过用抽象事务替换周期精确的引脚级 I/O，模拟器可以以显着更高的有效速度运行，从而实现更快的验证周期。

• 更高的调试可见性：由于数字域中发生的所有通信都与仿真器同步，因此测试环境变得具有确定性，从而更容易记录、跟踪和调试数据流，而无需侵入式探针或外部逻辑分析仪。

• 简化设置：虚拟平台消除了对复杂布线、定制插座或易碎速度适配器的需求，使仿真设置更加强大和可扩展。

• 远程访问：工程师现在可以通过远程访问主机工作站从任何地方运行仿真，从而使跨地域的协作变得更加容易。

• 软件协同验证：也许最重要的是，基于事务的仿真能够与嵌入式软件环境紧密集成。早在第一款芯片问世之前，开发人员就可以启动作系统、运行生产固件并验证完整的软件堆栈和硬件。

总的来说，这些突破将 HAV 平台从一个专门的工具提升为验证工具箱中不可或缺的基石。到 2000 年代后期，如果不利用虚拟化验证方法，任何严肃的 SoC 开发都无法实现可预测的时间表和质量。

第三代速度适配器（2015 年至今）

在过去的十年中，EDA 行业认识到 ICE 独特的测试能力，重新审视了该技术，并致力于克服前几代速度适配器的缺点。

重点转向缓解长期以来限制灵活性、可扩展性、调试准确性和系统保真度的关键瓶颈。第三代速度适配器引入了更高的可配置性、更智能的缓冲技术以及一系列先进的机制，旨在弥合功能验证和真正的系统级验证之间的差距。这些增强功能为在验证日益复杂的 SoC 中更广泛地采用 ICE 铺平了道路。

3 的主要增强功能RDSA世代

增强型设计调试

现代速度适配器在 ICE 环境中的调试功能显着增强。协议分析器和监视器现在在适配器的高速和低速侧的适配器内部实例化，从而实现双向流量观察。通过关联这些接口之间的活动，该系统提供了一个协议感知、非侵入式、高级调试环境，这在以前在 ICE 中是无法实现的。参见图 1。

图 1：最先进的速度适配器解决方案（来源：Synopsys）

这种方法反映了虚拟平台中长期以来可用的方法。在虚拟环境中，无论是处理以太网数据包还是 PCIe 事务，交易参与者都包括检查流量的基于 C 的监控代码。结果显示在协议感知查看器中，允许工程师直接分析数据包级活动，类似于以太网数据包嗅探器提供的活动，而无需诉诸低级波形转储。结果是提高了硬件辅助验证中的调试效率和更快的根本原因分析。

通过真实 PHY 和互作性进行验证

所有现代外设接口，无论是 PCI Express、USB、以太网、CXL 还是其他接口，都建立在两个基本模块上，即控制器和物理层 （PHY）。

• 控制器是一个纯数字块，实现通信协议的逻辑：编码、数据包处理、流量控制和错误检测。

• PHY 是一种混合信号设计，连接了数字和模拟世界。它管理电压电平、电流驱动、阻抗、时序裕量以及允许数据在引脚、连接器和传输线之间移动的电信号。

在事务级流中，PHY 无法准确表示。为了解决这一限制，PHY 被简化或“假”模型所取代，该模型允许基本的寄存器编程，但省略了主导实际作的关键模拟行为。此类模型无法发现仅在物理界面上出现的问题。

为了克服这些盲点，现代速度适配器将真实的 PHY 集成到硬件辅助验证流程中。通过将真正的物理接口引入循环，设计团队可以根据现实世界的条件而不是抽象模型来验证他们的 DUT。此功能带来了几个切实的好处：

• 准确的链路训练和初始化 – PCIe、CXL 和 USB 等协议需要精确的电握手来建立通信。这些只能用真正的 PHY 来锻炼。

• 时序和信号完整性验证 – 工程师可以检测假模型看不见的边际故障、抖动或电源相关问题。

• 电气层的协议合规性 – 确保与其他供应商设备的互作性并遵守行业标准。

• 更高的硅置信度 – 通过针对真正的物理接口进行测试，团队可以大大降低硅启动过程中出现意外的风险。

今天的设计团队面临着两个截然不同但同样严峻的挑战。一方面，他们必须继续验证和支持在许多已部署系统中仍然必不可少的遗留接口。在这些情况下，速度适配器可以集成实现传统 PHY 的 FPGA，从而实现与外部环境的无缝连接并确保向后兼容既定标准。

另一方面，团队也在使用先进的下一代协议，这些协议仍在定义和完善过程中。对于这些新兴标准，速度适配器集成了真正的 PHY IP 测试芯片，可以直接访问虚拟模型无法捕获的世界模拟行为。

像新思科技这样的公司拥有 PHY IP 和硬件辅助验证方面的专业知识，处于这一转变的最前沿。他们的解决方案使设计团队能够更早地测试互作性，加快开发周期，并更有信心地将新产品推向市场。

系统验证服务器

对于 PCIe 等协议，依赖标准主机服务器作为测试环境是不可行的。该限制源于服务器的 BIOS，它强制执行严格的超时设置。仿真系统相对较长的响应时间很容易超过这些超时时间。一旦触发，超时会导致验证过程停滞或挂起，从而阻碍有意义的进展。

为了实现完整的内燃机解决方案，必须正面应对这一挑战。答案在于配备改进的 BIOS 的专用系统验证服务器（见图 2）。通过删除或调整限制性超时参数，服务器可以在模拟设计的较慢响应下无缝运行。

图 2：用于在线仿真的系统验证服务器（来源：Synopsys）

这种开箱即用的解决方案提供了立竿见影的实际好处。验证团队无需花费数月时间与 IT 部门来回迭代来获取和配置具有自定义 BIOS 的主机，而是可以部署从第一天起就工作的现成服务器。其结果是大大减少了设置开销，缩短了验证时间，并为在实际条件下执行 PCIe 等高级协议提供了更可靠的环境。

超高带宽通信通道

现代速度适配器最具变革性的进步之一是在模拟器和适配器之间引入了超高带宽通信通道。当今领先的解决方案可以维持高达 100 Gbps 的吞吐量水平，从而提高整体验证吞吐量。

通过接近真实芯片的通信速率，速度适配器允许工程师在实际工作负载下对 SoC 进行压力测试，以线速验证协议合规性，并在连续、高流量条件下观察系统行为。

此外，此功能可确保网络密集型应用程序（例如数据中心、5G 基础设施和高性能计算系统中的应用程序）可以在与部署场景非常相似的环境中进行测试。其结果是，人们对设计不仅能发挥作用，而且一旦在现场发挥最佳性能，信心就会大大提高。

多用户部署

单速适配器可以进行逻辑分区，以支持并发多用户作。适配器的端口资源可以全部分配给单个用户，也可以细分为最多三个独立的分区，每个分区分配给不同的用户。

例如，可以将 12 端口以太网速度适配器配置为整体资源（所有 12 个端口映射到一个用户）或分段为三个逻辑组，每个逻辑组有四个端口，使三个用户能够并行访问适配器的离散子集。

相同的分区功能也适用于 PCIe 接口：适配器最多可以公开三个独立的 PCIe 链路，每个链路独立运行并分配给单独的用户。这些功能、资源分区、端口复用和独立链路分配在速度适配器的架构中原生支持。

先进的缓冲和流量控制技术

架构改进消除了丢包，并确保了跨快速和慢速时钟域的确定性行为。它们还允许速度适配器随着大型验证工作负载进行扩展。

结论

当今的速度适配器结合了灵活的多用户部署、稳定且超快的高速链路、确定性流量控制、改进的 DUT 可调试性以及在连续数据中心工作负载下久经考验的弹性。凭借这些进步，第三代速度适配器将 ICE 从小众验证模式转变为系统验证的主流、不可或缺的工具。

当今配置了第三代速度适配器的仿真平台最终弥合了功能验证（验证 DUT 功能和 I/O 协议）和系统级验证（确保设计与物理世界正确交互）之间的差距。这种整体方法弥补了硬件辅助验证中长期存在的盲点，在日益复杂的 SoC 中实现更快的调试周期、更高质量的芯片和首次通过成功。

关键词： 在线仿真 新思科技 Synopsys