电子产品世界

Verilog HDL的有限状态机(1).pdf
CPLD/FPGA 设计实例手册



目录
前言…………………………………………………………………… 2

第一章 MAX+plusII 软件和 license 的获得……………………… 4

第二章 MAX+plusII 软件的安装和 license、驱动的设置

2.1 MAX+plusII 软件的安装……………………………… 5

2.2 MAX+plusII 软件的 license 设置…………………… 6

2.3 MAX+plusII 软件的驱动设置…………………………10

第三章 用 VHDL 语言设计三人表决器

3.1 打开 MAX+plusII……………………………………… 19

3.2 新建 VHDL 文档………………………………………… 20

3.3 输入设计文件……………………………………………21

3.4 保存文件…………………………………………………22

3.5 检查编译…………………………………………………24

3.6 创建 symbol………………………………………………26

3.7 波形防真…………………………………………………30

3.8 下载验证…………………………………………………36

第四章 用原理图输入的方式设计三人表决器………………………46

第五章 用 verilog-HDL 语言设计三人表决器………………………47




Download from www.fpga.com.cn ，written b

关键词： Verilog    有限状态机