从仿真到硬件加速仿真 — 可完全重复使用的 UVM 架构
上传用户：EEPW
上传日期：2017-12-13
文件类型：PDF
文件大小：1509.70K
资料积分：0分 积分不够怎么办？
Wilson Research Group 公司于 2012 年进行的功能验证研究表明，在 ASIC 和 FPGA 开发过程中，一半以上的时间花在了设计验证上，而这是有原因的。很多设计缺陷如果不能在早期阶段进行隔离和修复，后期会更难以解决，成本也会成倍增加。因此，确保验证过程完整非常重要，在流片之前尽可能多地验证各种场景。这一点则与范围更大的半导体生态系统技术进步形成鲜明对比，后者是尽量缩短芯片面市的时间。图 1 显示了验证过程中工程师在各种任务上花费的平均时间。
关键词： mentor 仿真 硬件加速 UVM 架构
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码