针对同步时序电路VHDL设计的有效模型判别器VERIS
上传用户：weisenliu
上传日期：2009-05-08
文件类型：RAR
文件大小：44.77K
资料积分：0分 积分不够怎么办？
介绍了一个针对同步时序电路VHDL设计的性质验证的解决方案——一个有效的符号模型判别器VERIS.
关键词： 形式验证 模型判别器 VHDL 同步时序电路 有限状态机 FSM
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码