基于FPGA的规则(3，6)LDPC码译码器
上传用户：电子产品世界
上传日期：2007-10-23
文件类型：RAR
文件大小：388.00K
资料积分：0分 积分不够怎么办？
基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上实现了码率为1/2、帧长为20bit的规则（3，6）LDPC码的译码器，最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
关键词： LDPC码 变量节点 校验检点 因子图 译码
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码