由J-K触发器组成的分频、计数电路图

  作者：dolphin 时间：2012-07-23

图A所示是用CMOS电路J-K触发器组成的除2加法计数线路，表A是其真值表。

图B所示是除3加法计数线路，表B是其真值表。

图A 图B

表A（上）表B（下）


　　图C所示是除4加法计数线路，表C是其真值表。

　　图D所示是除5加法计数线路，表D是其真值表。图中RS端均接低电压。




图C 图D

表C（上） 表D（下）


关键词： 触发器 组成 计数 电路图

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码

相关电路