JFET采样和保持电路

  作者：dolphin 时间：2012-07-20

　　JFET采样和保持电路如图所示。电路将输入信号与逻辑电压同时加到采样JFET与保持JFET上，采用输入阻抗与反馈电阻和反馈电容相匹配的办法，使得由于JFET导通时的电阻所引起的误差减至最小。

JFET采样和保持电路

关键词： 采样 保持

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码

相关电路