ISE入门三部曲 嵌入式系统 作者：lianggui5 时间：2013-08-20来源：电子产品世界 点击Finish就完成了仿真文件的建立，ISE会帮助你将测试模块与被测模块建立好连接，并给出初始化代码，在文件中添加进自己的测试代码，示列代码如下： 同编写程序一样，编写完成后也需要检查是否有语法错误，点击 Behavioral Check Syntax(如果在建立项目时，选择的不是Isim，将不会出现图16所示的界面，即无法检查语法错误)，如果没有语法错误则会出现一个绿色的对勾，如图16所示，此时距离胜利只剩一步了。 1 2 3 4 5 6 7 8 关键词： ISE 8路选择器 Verilog 工程建立 入门 常见错误 加入微信获取电子行业最新资讯搜索微信公众号：EEPW或用微信扫描左侧二维码 相关文章 Verilog HDL基础知识9之代码规范示 嵌入式系统 2024-02-26 Verilog HDL基础知识9之代码规范 嵌入式系统 2024-02-26 Verilog HDL基础知识8之综合语句 嵌入式系统 2024-02-22 Verilog HDL基础知识7之模块例化 嵌入式系统 2024-02-21 Verilog HDL基础知识6之语法结构 嵌入式系统 2024-02-21 Verilog HDL基础知识4之阻塞赋值 嵌入式系统 2024-02-20 Verilog HDL基础知识4之wire 嵌入式系统 2024-02-20 Verilog HDL基础知识3之抽象级别 嵌入式系统 2024-02-19 查看电脑版
