电子产品世界

英特尔代工厂在领英上开设了英特尔代工厂博客，非常值得一读。该博客由英特尔代工厂资深技术专家撰稿，内容详实。本文摘取其中部分内容进行解读，强烈建议订阅该博客。

Intel 18A‑P 并不是传统意义上全新的工艺节点。它是 Intel 18A 的性能增强衍生版本，旨在实现更高的晶体管驱动能力、更低的互连电阻以及更优的热性能，同时客户无需基于全新技术平台重构设计。基于 Arm 处理器核心子模块的测试数据，英特尔表示，在功耗不变的前提下，性能提升超 9%；或是性能不变时，功耗降低超过 18%。

该工艺的技术根基依旧沿用 Intel 18A 的两大核心：RibbonFET 环绕栅极晶体管与PowerVia 背面供电技术。RibbonFET 将栅极环绕包裹晶体管沟道，在器件尺寸不断缩小的条件下改善静电控制能力。PowerVia 则把配电网络从晶圆信号布线侧迁移至晶圆背面。电源布线与信号布线分离，缓解晶圆正面布线拥塞问题，降低供电阻抗，也让设计工具在处理时序关键网络时拥有更大布线自由度。

Intel 18A‑P 通过对器件、接触孔、互连结构的综合优化，在这套架构之上挖掘出更多性能潜力。其晶体管选型得到扩充：包含面向功耗敏感逻辑的低电容 W1、W1.5 器件，以及搭载 Power Boost 增强技术的高性能 W3P 器件。更加丰富的器件库，允许设计实现工具针对不同信号路径的时序、漏电流、开关能耗需求灵活挑选晶体管，而不是在整个功能模块统一采用激进的器件配置。

Power Boost 是本次最具代表性的增强技术。它采用双接触孔结构，把传统正面接触，和依靠 PowerVia 实现的直接背面连接相结合。目标是在不增大晶体管面积、不提高开关电容的前提下，降低晶体管到供电网络之间的外部电阻。英特尔数据显示，NMOS 器件外部电阻下降约 20%，PMOS 器件外部电阻下降约 12%。输出电流得到改善后，同等电容条件下 W3P 晶体管运行速度可提升 10% 以上。

应变工程也带来显著增益，尤其改善 PMOS 性能。通过精准控制机械应力，改变沟道内载流子迁移率，无需单纯放大器件尺寸即可提升电流输出。对比 Intel 18A，NMOS 驱动电流提升约 5%，PMOS 驱动电流提升约 16%。叠加接触电阻的改善，电路层面开关速度预计提升 12%。

互连堆栈结构同样完成优化：性能关键层的通孔电阻降低约 10%‑30%；经过优化的金属拐角结构，减少布线损耗。这类优化意义重大，先进工艺节点下，系统性能越来越多地受布线、接触寄生参数制约，而不单单取决于晶体管本身开关速度。即便晶体管速度提升，如果通孔电阻大、布线负载重，时序余量也会被消耗，无法转化为系统实际收益。

Intel 18A‑P 还新增一组中间阈值电压器件，工艺偏差（skew corners）收紧约 33%。更多阈值电压档位，让综合与布局布线工具可以更精细地权衡漏电流与时序延迟。更严苛的工艺边界条件，缩小快慢器件之间的性能离散度，设计师可以收回原本为制造工艺波动预留的设计余量。

工艺兼容性带来的商业价值，不亚于性能提升本身。英特尔代工厂表示，Intel 18A‑P 完全继承 Intel 18A 的设计规则、SRAM 选型、SRAM 最低工作电压、IP 核以及整套设计基础设施。客户可以直接迁移已有设计模块，不用经历完整工艺节点切换带来的大规模改造。复用已有工艺库、存储器、验证流程和物理设计方法，能够降低工程成本，减少项目延期风险。

热性能优化重点提升持续运行性能，而非仅仅跑分频率。英特尔代工厂称，通过材料与键合堆叠改造，键合层热导率提升 50%，整体堆叠热阻下降 20%‑40%。有助于减少 AI 加速器、数据中心处理器长时间高负载运行时的降频现象；实际收益取决于封装方案、散热系统与整机设计。

可靠性依旧备受重视：更高电流密度以及背面加工会引入新的失效风险。英特尔代工厂数据表明，PMOS 的负偏置温度不稳定性（NBTI）表现得到改善，同时维持 Intel 18A 原有的栅氧化层、热载流子可靠性指标。

从技术角度看，Intel 18A‑P 展现出工艺演进思路的转变：性能提升越来越依靠晶体管、接触孔、互连、供电、热结构、EDA 设计流程之间的协同优化。该工艺最终成败取决于量产良率与客户流片结果，但这套技术路径，让厂商无需舍弃已有的 Intel 18A 投入，就可以实现更优的功耗‑性能表现。

关键词： Intel 18A‑P RibbonFET 环绕栅极 背面供电技术