用于金融双界面芯片的高精度低功耗稳压电路

时间:2016-12-09来源:电子产品世界

编者按:金融双界面应用中,LDO(Low-dropout Regulator,低压差线性稳压器)为片内数字电路及主要模拟电路提供电源,高精度LDO可以保证数字电路及主要模拟电路工作状态及功耗稳定。为了提高金融双界面应用中LDO输出电压的精度,提出了一种LDO参考电压上电切换电路。在高压电源下设计一个不精准的BG(Bandgap带隙基准)仅用于启动过程,设计一个高精度BG在LDO的输出电压下工作。上电时,LDO首先使用高压电源域下BG的参考电压,保证整个启动过程顺利完成,同时关断POWER管,使低压工作下的电路不受

作者/ 马永旺1,2 何洋1,2 杜鹏程1,2 李振国1,2 胡毅1,2 唐晓柯1,2 1.北京智芯微电子科技有限公司 国家电网公司重点实验室 电力芯片设计分析实验室(北京 100192) 2.北京智芯微电子科技有限公司 北京市电力高可靠性集成电路设计工程技术研究中心(北京100192)

摘要:金融双界面应用中,LDO(Low-dropout Regulator,低压差线性稳压器)为片内数字电路及主要模拟电路提供电源,高精度LDO可以保证数字电路及主要模拟电路工作状态及功耗稳定。为了提高金融双界面应用中LDO输出电压的精度,提出了一种LDO参考电压上电切换电路。在高压电源下设计一个不精准的BG(Bandgap带隙基准)仅用于启动过程,设计一个高精度BG在LDO的输出电压下工作。上电时,LDO首先使用高压电源域下BG的参考电压,保证整个启动过程顺利完成,同时关断POWER管,使低压工作下的电路不受上电过冲的影响,当LDO及高精度BG完成启动过程之后,将LDO的参考电压切换至高精度BG。测试结果显示,LDO输出电压的随机失调有效减小,由传统结构的±7%左右下降到±3.69%,并且能够减小芯片面积。

引言

  在金融双界面芯片的应用中,由于外部的接触电压变化范围很广(1.62V~5.5V),所以需要使用低压差线性稳压器(LDO),用于将接触电压进行稳压,以提供芯片内部的数字电路及低压模拟电路使用,LDO输出电压的精度直接受到基准源产生的参考电压精度影响。在传统实现方式(如图1所示)中,BG直接做在接触电压下,因为接触电压的变化范围比较广,所以BG需要使用高耐压晶体管(高压管)进行设计,高压管虽然耐压高,但是缺点也是很明显的,沟道长度较大,随机失配大,实现同样的精度时,高压管需要更大的面积及功耗。同时,使用高压管设计的BG产生的参考电压具有很大的随机失调,所以也造成了最终LDO产生电源的误差范围很大。为了提高电源的精度,减小使用面积,希望能够将BG做在LDO的输出电压下。但是,BG为LDO提供参考电压,而LDO又为BG提供电源,这样存在一个死循环。

  本文提出的上电切换电路能够解决这一问题。在LDO内部有一个粗糙的基准源,能够在上电初始阶段,为LDO提供一个粗糙的基准,使得LDO产生电压,以提供给高精度BG使用,当高精度BG启动之后,会触发切换过程,将LDO所使用的参考电压,由粗糙的基准源切换至高精度的基准源。

1 电路原理

  由于在金融双界面应用中,LDO的输入电压变化范围很广(1.62V~5.5V),而且有可能上电速度非常快(最快可达到100ns);所以,如果上电就开启LDO的功率管,会导致高压直接传递到LDO的输出,而使得LDO后面所接的低压MOS管击穿,导致电路失效。

1.1 现有技术分析

  现有技术如图1所示,BG的电源由接触电压直接提供,这样BG会使用高压管进行设计,因此,VREF的随机失调会非常大,根据经验,大概会有±7%以上的随机失调。很显然,±7%的误差使得LDO输出电源VOUT非常不准确。为了减小面积并提升精度,提出了参考电压上电切换的解决方法。

1.2 上电切换电路分析

  如图2所示,将低压BG做在LDO的输出电压VOUT下,这样就可以使用低压MOS管获得更小的面积以及更小的随机失调。

  为解决上电时LDO没有输入参考电压的问题,做了一个启动用的低精度BG,用于提供上电过程中LDO的参考电压。

  当VCC上电时,启动BG开始工作,LDO的POWER管初始被关闭,当启动BG产生的参考电压及参考电流提供给LDO之后,LDO开始启动;当VOUT电压升高到一定电压之后,会使得低压BG启动,产生VREFBG参考电压;当LDO以及低压BG均完成启动过程,会触发SW1和SW2开关进行切换,将LDO使用的参考电压由VREFCS切换成为VREFBG,从而获得高精度的VOUT电压。

2 晶体管级电路设计

  上电切换电路主要由两部分电路构成,分别为切换开关电路以及切换信号产生电路。

  切换开关电路如图3所示。在上电切换之前,切换信号CTRL为低,将SW1导通,SW2断开,LDO使用启动BG产生的不精准的VREFCS参考电压。当LDO以及低压BG完成启动过程之后,切换信号CTRL变为高电平,将SW2导通,而将SW1断开,LDO使用高精度的VREFBG电压。

  切换信号CTRL的产生电路如图4所示。M1、M2、 M4、M5和M6构成电流镜,将输入的参考电流IBCS进行复制。M3将PMOS管进行二极管连接,A点电压VA与电源VOUT之间相差Vgsp;VA控制M7的栅极,当VA高于M7的阈值电压时,M7开启;M8的栅极由VREFBG控制,当VREFBG高于M8的阈值电压时,M8管开启。

  工作过程如下:

  上电后,当LDO启动,VOUT电压比较低时,此时低压BG尚未启动,VREFBG电压为低,M7和M8管关断,B点电压由M6管充电,从而VB为高,CTRL为低。当 VOUT继续上升到高于Vgs3+Vgs7时,M7管开启;VOUT给低压BG供电,当低压BG启动,VREFBG升高,从而开启M8管;所以,当同时满足两个条件:(1)VOUT高于Vgs3+Vgs7;(2)VREFBG高于Vgs8。M7和M8同时开启,将B点拉低,从而导致CTRL的翻转,由低电平转换为高电平。

3 测试结果

  电路在和舰 110nm CMOS工艺实现,启动BG和LDO总面积为364μmx334μm,静态电流为30μA;

  图5是常温以及高低温情况下,100ns快速上电的测试结果,其中l1为电源VCC,l2为LDO输出的VOUT电压。

  在VCC快速上电时(100ns时间内,由0V上升到5V),VOUT电压并没有过冲,而是缓慢上升,当VOUT达到一定高度,且低压BG完成启动之后,进行了参考电压的切换过程(圈中所示的时间点),此时,LDO的参考电压由低压BG产生的VREFBG提供,具有较高的精度。

  由常温及高低温测试结果可知,该电路在抑制了快速上电过程中的过冲现象的同时,利用切换电路,产生了高精度的LDO输出电压。

  对111颗芯片进行电压测试,并进行了统计分析,得出了LDO输出电压随机失调的结果,如图6所示。

  将统计结果列表如表1所示。

  可以看到,由于该电路使用低压BG为LDO提供参考电压,所以VOUT电压的随机失调比较小,由传统结构的±7%左右下降到±3.69%,并且能够减小芯片面积。

4 结论

  本文介绍了一种LDO参考电压上电切换电路,分析了现有技术的缺陷以及解决方案,并详细分析了晶体管级的电路实现,最终给出了测试结果。测试结果表明,本文所提出的参考电压切换方案可以在快速上电时避免过冲的情况下,使LDO产生较高精度的输出电压,可以满足金融双界面应用的需求,并已成功应用在两颗金融双界面芯片中。

参考文献:

  [1]吴颖杰,周巍,于忠臣.高性能片内集成CMOS线性稳压器设计[J].电子元器件应用,2009(10):67-70.

  [2]许长喜.低压低功耗CMOS带隙电压基准及启动电路设计[J].半导体学报, 2005, 26(10):2022-2027.

  [3]PM Gray,RG Meyer.Analysis and design of analog integrated circuits. Fourth edition. John Wiley&sons, Inc, 2001.

  [4]刘帘曦,杨银堂,朱樟明.基于MOSFET失配分析的低压高精度CMOS带隙基准源[J].西安电子科技大学学报:自然科学版, 2005, 32(3):348-352.

  [5] J Torres, M El-Nozahi, A Amer.Low Drop-Out Voltage Regulators: Capacitor-less Architecture Comparison[J].Circuits & Systems Magazine IEEE, 2014,14(2):6-26.

  [6] Ka Nang Leung, Philip K. T. Mok.A Capacitor-Free CMOS Low-Dropout Regulator With Damping-Factor-Control Frequency Compensation[J].IEEE Journal of Solid-State Circuits,2003,38(10):1691-1702.

  [7] Ka Nang Leung, Philip K. T. Mok.A CMOS voltage reference based on weightedV for CMOS low-dropout linear regulators[J].IEEE Journal of Solid-State Circuits, 2003, 38(1):146-150

  [8]刘阳,李强,余昭杰,等.基于0.35μm CMOS的高性能LDO稳压器设计[J].吉林大学学报:信息科学版,2012,30(5):470-474.

  [9] Qadeer Ahmad Khan, Sanjay Kumar Wadhwa, Kulbhushan Misri.Low power startup circuits for voltage and current reference with zero steady state current[J].International Symposium on Low Power Electronics & Design,2003:25--27.


本文来源于中国科技核心期刊《电子产品世界》2016年第11期第74页,欢迎您写论文时引用,并注明出处。

加入微信
更多内涵 你懂的

搜索微信公众号:电子产品世界

或用微信扫描二维码:


相关文章


用户评论

请文明上网,做现代文明人
验证码:
查看电脑版